Intel先進封裝技術深入解讀
發(fā)布時間：2019-09-23 19:33:00
隨著數據量的爆發(fā)、數據形態(tài)的變化，以及AI、5G、IoT物聯網、自動駕駛等新應用的層出不窮，計算面臨著全新的需求，我們正進入一個以數據為中心、更加多元化的計算時代，傳統單一因素技術已經無法跟上時代。
作為半導體行業(yè)巨頭，Intel這些年來的工作重心和戰(zhàn)略方向也不斷調整，從早期的以PC為核心、摩爾定律為指導方針，逐步轉向以數據為中心，而面對智能互聯的未來新世界，Intel也在做著多方面的準備。
去年底，Intel首次提出了全新的六大技術支柱，全方位構建未來愿景，其中制程工藝與封裝被視為最底層也是最核心的一環(huán)，可以說是架構、內存與存儲、互連、軟件、安全其他五大支柱的基石。
制程工藝大家都不陌生，xx納米天天都能聽到，那么封裝為何能與其并列呢？
在電子供應鏈中，芯片封裝通常都很不起眼，也極少有人關注，但卻一直默默地發(fā)揮著關鍵作用，沒有它芯片就無從與外界高效連接、溝通。而隨著半導體和芯片技術的日益高度復雜化，特別是不同芯片的協同工作越來越重要，先進封裝技術的作用也日益凸顯，成為推動新時代摩爾定律繼續(xù)前進的核心要素。
同時，封裝也不僅僅是把制作好的芯片打包加個“外殼”那么簡單，而是涉及到一整套完整流程，從晶圓級測試、硅芯片處理與驗證，到芯片基板與其他材料整合封裝，再到后期芯片測試、電路板開發(fā)，都是技術含量滿滿。
憑借領先的基礎技術，Intel在封裝技術上希望通過在一個封裝內連接多個芯片和小芯片，并實現高帶寬、低功耗的高密度互連，最終達成SoC單芯片的功能和性能。
高度重視先進封裝技術的Intel，也不斷拿出新的多芯片封裝(MCP)成果，從前年的EMIB到年初提出的Foveros，再到近期集中爆發(fā)的Co-EMIB、ODI、MDIO，與先進的制程工藝相結合，都是芯片架構設計師的最強有力后盾，也為芯片未來差異化演進奠定了堅實的基礎。
近日，Intel又邀請多位公司高層和技術專家，包括Intel集團副總裁兼封裝測試技術開發(fā)部門總經理Babak Sabi、Intel院士兼技術開發(fā)部聯合總監(jiān)Ravindranath (Ravi) V. Mahajan、Intel封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini、Intel制程及封裝部門技術營銷總監(jiān)Jason Gorss，聯合講解了Intel先進封裝技術的奧妙，絕對的硬核級干貨，在這里也嘗試為大家做一次科普。
首先，Intel為何會如此重視封裝技術，并提出不同的新樣式，其實原因很簡單，我們知道，在傳統芯片設計理念上，我們都是盡可能地把不同模塊整合在一顆SoC上，集成度越來越高，CPU、GPU、內存控制器、I/O核心等等都被塞到一起，并使用同一種工藝制造，在芯片和技術復雜度、工藝難度都不高的時候，這種理念非常合適，但隨著時代的發(fā)展，技術難度、功耗、成本等越來越難以控制，必須扭轉觀念，要知道，如今的不同芯片架構都有不同的使命，更加專精，強行用一種工藝整合在一起，并不是最合適也不是最經濟的做法，比如傳統CPU與新型加速器，各自獨立工作效果反而更好，另外不同的新品IP對于制程工藝的要求也不同，CPU這種自然是越新越好，I/O單元則并不敏感，于是，如何將這些不同的IP以最優(yōu)化的方式組合在一起，達到尺寸、性能、互連、功耗、發(fā)熱、成本等各方面的均衡，就成了對封裝技術最大的挑戰(zhàn)，這也是Intel一直努力解決的。
而先進封裝技術實現的重點或者說難點，主要在于輕薄小巧、高速信號、密度和間距縮微三大方面，這也正是Intel一直努力攻克的。
接下來，我們就逐一瀏覽Intel目前各種先進封裝技術的特點和優(yōu)勢。
一、EMIB
EMIB全稱為Embedded Multi-Die Interconnect Bridge，意為“嵌入式多裸片互連橋接”，這個名詞大家可能會感覺比較陌生，不過說起最典型的產品肯定就明白了，那就是Kaby Lake-G，Intel首次集成AMD Vega GPU圖形核心，它和HBM顯存之間就是獨立裸片采用EMIB整合封裝在一起的，EMIB是一種高密度的2D平面式封裝技術，可以將不同類型、不同工藝的芯片IP靈活地組合在一起，類似一個松散的SoC。
在這種封裝方式中，發(fā)揮核心作用、連接不同裸片的是硅中介層(Interposer)，通過它可以靈活地混搭各種裸片，諸如CPU、GPU、HBM顯存等等，對于裸片的尺寸等也沒有嚴格要求，而且整體制造簡單，封裝工藝也是標準的，成本上非常經濟，不過它也有一些不足之處，比如中介層增加了額外的連接步驟，容易影響性能，而且中介層的尺寸也有限制，所以更適合一些集成裸片不多、互連要求不太高的產品。
二、Foveros
2D EMIB可以說是Intel先進封裝技術的一個全新起點，但是2D平面的發(fā)揮空間顯然有限，Foveros 3D立體封裝應用而生。
Foveros首次為處理器引入了3D堆疊式設計，是大幅提升多核心、異構集成芯片的關鍵技術，不同于以往單純連接邏輯芯片、存儲芯片，Foveros創(chuàng)新性地把不同邏輯芯片堆疊、連接在了一起，可以“混搭”不同工藝、架構、用途的技術IP模塊、各種內存和I/O單元，其中I/O、SRAM緩存、傳輸總線整合在基礎晶圓中，高性能邏輯單元則堆疊在頂部。
這樣一來，傳統大芯片可以分解成更小的小芯片組合，同時可將之前分散的不同模塊合為一體，以滿足不同應用、功耗范圍、外形尺寸的設計需求，以更低的成本實現更高的或者更適宜的性能。
由于采用3D堆疊，Foveros的封裝密度、集成度都更高。2D EMIB封裝裸片間距可以做到55微米，未來也只能縮微到30-45微米，3D Foveros現在就能實現50微米間距，未來還可進一步降至20-35微米(有焊料)，甚至是20微米以下(無焊料)。
Foveros封裝的首款產品代號Lakefield，采用最新10nm工藝制造，同時集成22nm小核心和諸多擴展單元，將在今年底出貨。
三、Co-EMIB
2D EMIB、3D Foveros各有所長，而將兩者有機融合在一起，就誕生了Co-EMIB，基于高密度的互連技術，可以將多個3D Foveros芯片通過EMIB互連在一起，制造更大規(guī)模的芯片，最終實現高帶寬、低功耗，以及相當有競爭力的I/O密度，也能實現不同芯片、模塊更靈活的組合，基本達到SoC的性能，更形象一點說，Co-EMIB封裝可以首先實現多個不同的Foveros 3D封裝堆疊模塊，每個模塊內包含多個頂部裸片，而不同裸片高速、緊密相連，彼此間距小于50微米，然后，多個Foveros 3D模塊與其他獨立裸片、內存裸片，均通過EMIB連接在基板之上，統一封裝，構成一個統一的整體。
四、ODI
ODI全程為Omni-Directional Interconnect，也就是Omni方向性互連的意思，其中Omni-Path正是Intel用在數據中心里的一種高效互連方式。
“方向性”一詞恰如其分地概括了ODI的精髓，靈活支持水平、垂直兩種互連、通信方式，更加立體化，同時裸片間的間距和通道依然極短。頂部的裸片可以利用EMIB互連技術與同一平面上的其他裸片進行水平方向上的通信，也可以類似Foveros的方式通過硅通孔(TSV)技術與其下的裸片進行垂直方向上的通信，從而實現全方位的互連通信。此外，ODI封裝中的互連通孔更大，所以帶寬高于傳統TSV，電阻和延遲則更低，整體性能更優(yōu)秀，電流也可以直接從封裝基底供給到各個裸片，實現更穩(wěn)定的供電。
ODI封裝所需要的垂直通孔通道數量也少于傳統TSV，為有源晶體管釋放更多空間，因此可以減小裸片面積，可容納更多晶體管和更高性能。
五、MDIO
MDIO全程為Multi-Die IO，也就是多裸片輸入輸出，是此前AIB(高級互連總線)的進化版，為EMIB提供一個標準化的SiP PHY級接口，可互連多個小芯片組合，MDIO封裝支持對小芯片IP庫的模塊化系統設計，能效更高，響應速度和帶寬密度可以是AIB技術的兩倍以上，MDIO封裝產品將在2020年推出，相比基于第一代AIB技術的新品，帶寬、密度、電壓、能效各方面指標都有了極大的提升，其中針腳可達5.4Gbps，值得一提的是，臺積電也宣布類似的封裝技術LIPNCON，同樣會在明年落地，規(guī)格上除了帶寬高于MDIO，其他都明顯落后。
此外，除了上述已經基本成熟的芯片封裝技術，Intel還在前瞻性地研究各種新的、更高效的封裝互連技術，包括用于裸片堆疊的高密度垂直互連、實現大面積拼接的全橫向互連、無未對準通孔等等。畢竟只有做好互連這種基礎性技術，才能真正將不同裸片模塊整合在一起，形成一個有機的整體，真正實現更靈活的功能、更強大的性能，媲美SoC單芯片。
另外，多個小芯片整合封裝在一起后，質量測試會成為一個突出的問題，Intel也充分意識到了這一點，會確保采用全部技術能力和創(chuàng)新方案，進行更加完整、深入的測試驗證，同時在成品出爐后也會進行全方位的測試，確保達成預期質量和性能。如今的IC開發(fā)中測試驗證變得越來越關鍵，Intel會采用一些內部專屬的驗證設計規(guī)則，更加高效地完成測試流程，并進行更開放的產品驗證，此外因為市面上沒有任何方案可以滿足當前需求，還在內部開發(fā)新的測試設備， 以進一步提高測試驗證效率。
功耗散熱同樣是個關鍵點，Intel也有相應的技術和儲備，可以很好地解決整合封裝底部裸片的熱區(qū)和熱點，還有單片分割技術，同時也會進一步減少底部裸片向頂部裸片的熱傳導，改善導熱屬性。至于成本，可以從辯證的角度去看。如果是把多個不同模塊整合封裝在一個比較大的芯片內，硅成本是會提高，但是封裝成本大大降低了。如果是把所有模塊都集成于一個小面積的SoC芯片上，硅成本可以得到控制，但是封裝難度和成本又大大增加。
總結：
在以往，恐怕沒有多少人關注過封裝技術，更想不到它對于未來新品發(fā)展的關鍵作用，Intel則通過自己前瞻性的眼光、雄厚的技術實力，向我們展示了一個全新的世界——原來，未來芯片還可以這樣玩兒！
一方面，不同的封裝技術可以各自面向不同的應用需求，用在最契合的細分市場甚至不排除定制化設計。
另一方面，不同的封裝技術也并不互相排斥，甚至可以針對性地組合在一起，應對新型需求，就像Co-EMIB就是EMIB、Foveros融合的產物一樣。
在異構集成時代，擁有六大技術支柱支撐的Intel擁有毋庸置疑的壓倒性優(yōu)勢，單單就封裝技術而言，Intel也有著整體、全面的解決方案。值得一提的是，雖然這些封裝技術方案都是Intel專屬的，暫無計劃對外開放授權，不過Intel也在嘗試推動封裝行業(yè)標準化的建立，并且已經與兩三家行業(yè)機構進行了早期接觸。
半導體技術發(fā)展到今天，摩爾定律已經不可能像傳統趨勢那樣繼續(xù)飛速前行，但是通過六大技術支柱的土洞，Intel賦予了摩爾定律新的含義，未來可期！
